岗位描述：

候选人能设计复杂的集成电路，包括数字，混合信号和模拟电路。他需要具有丰富的经验，可以跨越从架构探索到建模的开发任务。同时对逻辑结构有理解，可以在演示文稿，规范和报告中清晰表达概念。并监督SerDes芯片开发的定义，设计，验证和文档，确定体系结构设计，逻辑设计和系统仿真。执行从高级设计到综合的数字设计流程的各个方面。

能适应小型初创团队的工作环境。必须具有混合信号实现的工具和各种参数提取的工作知识。一旦碰到难题，需要有解决问题的分析方法。

工作职责：

创新的逻辑设计，可将单元库，功能单元和子系统集成到全芯片设计中，寄存器传输级编码和SerDes芯片仿真

岗位要求：

1）具备多次千兆传输/秒接口的经验，例如DisplayPort，MIPI，PCIe，以太网，DDR。

2）使用Verilog / System Verilog进行逻辑设计，综合，时序分析和闭合以及针对ASIC和FPGA进行优化的专家。

3）在C / C ++和Python以及仿真和建模工具/语言（例如Matlab）方面具有丰富的经验

了解控制和通讯系统

4）具备理解逻辑结构和同步物理实现并对其采取行动的强大能力

5）具有3年以上MSEE（或6年以上BSEE）的相关行业经验，在高速数字设计方面拥有深厚的背景，并拥有成功发布高速产品的可靠记录